發明
中華民國
109115842
I 749552
內積計算裝置
國立中正大學
2021/12/11
本發明提出一個包括 index array(IA)、data array(DA)、redundant to 2’s complement converter(RTC)之創新內積計算架構,可用於訊號處理或神經網路等具有大量內積運算之應用。其中IA利用content addressable memory概念快速查詢相同的係數,並利用以compute -in-memory技術之 DA 平行累加相同係數對應之向量資料,接著再以 RTC 將累加後未進位之結果轉換為標準之two’s complement 形式,最後依據分配率將相同係數之累加結果乘上此係數後進行累加。簡言之,本發明依據分配率去除重覆係數的乘法計算,並利用 DA 之平行累加能力達到乘法器使用效率滿載之硬體實現。
技術移轉授權中心
05-2720411轉16001
版權所有 © 國家科學及技術委員會 National Science and Technology Council All Rights Reserved.
建議使用IE 11或以上版本瀏覽器,最佳瀏覽解析度為1024x768以上|政府網站資料開放宣告
主辦單位:國家科學及技術委員會 執行單位:台灣經濟研究院 網站維護:台灣經濟研究院