發明
中華民國
092109241
I 228349
Earle閂鎖電路及其設計方法
國立清華大學
2005/02/21
一種Earle閂鎖電路及其設計方法,該Earle閂鎖電 路包括一具有至少 一資料輸入之布林邏輯電路,並根據一時脈輸入、 一反相時脈輸入及 其閂鎖輸出控制該資料輸入以決定該閂鎖輸出;本 方法令該閂鎖輸出與 該時脈輸入經一第一或閘運算產生一第一和項,再 令該第一和項與該 資料輸入經由第一及閘運算產生一第一積項,並令 該閂鎖輸出與該反 相時脈輸入經一第二及閘運算產生一第二積項後, 令該第一積項與該 第二積項經一第二或閘運算產生該閂鎖輸出。藉 此,可避免該布林邏 輯電路被重複複製,而達到減少總面積、消耗功率 和延遲時間等功 效。
本部(收文號1050027638)同意該校105年4月21日清智財字第1059002057號函申請終止維護專利
智財技轉組
03-5715131-62219
版權所有 © 國家科學及技術委員會 National Science and Technology Council All Rights Reserved.
建議使用IE 11或以上版本瀏覽器,最佳瀏覽解析度為1024x768以上|政府網站資料開放宣告
主辦單位:國家科學及技術委員會 執行單位:台灣經濟研究院 網站維護:台灣經濟研究院