低功率雙緣觸發正反器

專利類型

發明

專利國別 (專利申請國家)

中華民國

專利申請案號

096147441

專利證號

I 350054

專利獲證名稱

低功率雙緣觸發正反器

專利所屬機關 (申請機關)

國立中山大學

獲證日期

2011/10/01

技術說明

本發明係關於一種低功率雙緣觸發正反器（Low power double-edge triggered flip-flop），其包括：一訊號延遲電路、一互斥或（XOR）電路及一栓鎖電路。本發明之低功率雙緣觸發正反器係利用多臨界電壓電晶體技術所設計之低功率、高速度之正反器。低臨界電壓電晶體可供應大輸出電流，故適合成為驅動電路。並搭配高臨界電壓電晶體，之低漏電流特性，適合栓鎖資料，即可整合而構成單一栓鎖器雙緣觸發正反器，達到低功率、小面積和高速的設計。 The invention is related to a low power double-edge triggered flip-flop. The low power double-edge triggered flip-flop of the invention comprises a signal delayed circuit, a XOR circuit and a latch circuit. The low power double-edge triggered flip-flop (DETFF) of the invention is based on using multi-Vth transistors technnique. The low threshold voltage transistors are more suitable to drive big loads. By contrast, high threshold voltage transistors are more appropriate to latch data due to their low leakage. Therefore, a single latch double-edge triggered flip-flop utilizing multi-Vth transistors can be a low power and high speed design without paying the price of large area.

備註

本部(收文號1030050277)同意該校103年7月9日1030002735號函申請終止維護專利

連絡單位 (專責單位/部門名稱)

產學營運及推廣教育處

連絡電話

(07)525-2000#2651

網址