脈波校正電路

專利類型

發明

專利國別 (專利申請國家)

中華民國

專利申請案號

103144754

專利證號

I 538410

專利獲證名稱

脈波校正電路

專利所屬機關 (申請機關)

國立臺灣大學

獲證日期

2016/06/11

技術說明

傳統的次諧波注入技術可使鎖相迴路的時脈抖動獲得改善，然而文獻上並未探討注入脈波寬度對於時脈抖動效能的影響。實際上，在傳統的脈波產生電路會隨環境變異，注入脈波的寬度會受製成、電壓、溫度的變異，而且並未針對時脈抖動效能來設計適當的注入脈波寬度。本篇提出一個可以使用在次諧波注入鎖相迴路中產生自動校正注入脈波寬度的脈波寬度校正迴路，藉此來產生適當的注入脈波寬度以達到最佳化的時脈抖動，並達到壓抑製成、電壓、溫度的變異。 The conventional sub-harmonically injection-locked technique can improve the jitter of PLLs. However, the injection pulse width, though not mentioned in the previous work, has a great impact on the jitter performance. Practically, the conventional pulse generator circuit suffers from environmental variation, the injection pulse width is subject to PVT variations, and is not to design the proper injection pulse width for jitter performance. This patent proposed a pulse-width-calibrated loop for sub-harmonically injection-locked PLLs to self-calibrated the injection pulse width so as to generate the proper injection pulse width for optimizing its jitter performance and also suppresses PVT variations.

備註

本會(收文號1110071255)同意該校111年11月17日校研發字第1110090084號函申請終止維護專利(國立臺灣大學)

連絡單位 (專責單位/部門名稱)

產學合作總中心

連絡電話

33669945

網址