雙重準循環低密度同位校驗碼DOUBLE QC-LDPC CODE

專利類型

發明

專利國別 (專利申請國家)

美國

專利申請案號

13/934,213

專利證號

US 9,312,884 B2

專利獲證名稱

雙重準循環低密度同位校驗碼DOUBLE QC-LDPC CODE

專利所屬機關 (申請機關)

國立清華大學

獲證日期

2016/04/12

技術說明

一種循環低密度同位校驗 (quasi-cyclic low density parity check，QC-LDPC)處理器在此揭露。循環低密度同位校驗處理器包括輸入端、輸出端及處理模組。處理模組用以相應於循環低密度同位校驗碼的同位校驗矩陣(parity-check matrix)處理輸入訊號，並產生輸出訊號。同位校驗矩陣包括雙重準循環矩陣，雙重準循環矩陣包括複數個子矩陣，子矩陣以陣列方式排列，每一子矩陣包括複數個元素(entry)，且每一子矩陣為以相應的元素為循環子(circulant)之循環矩陣(circulant matrix)。雙重準循環矩陣為以子矩陣為循環子的循環矩陣(circulant matrix)。 A quasi-cyclic low density parity check (QC-LDPC) processor is disclosed herein. The QC-LDPC processor includes an input end, an output end and a processing module. The processing module is configured to process an input signal and output an output signal correspond to a parity-check matrix of a low density parity check code(LDPC). The parity-check matrix includes a double quasi-cyclic matrix. The double quasi-cyclic matrix includes a plurality of sub-matrices. The sub-matrices are arranged in an array. Each sub-matrix includes a plurality of entries, and each sub-matrix is a circulant matrix with corresponding entries been circulants. The double quasi-cyclic matrix is a circulant matrix with the sub-matrices been circulants.

備註

連絡單位 (專責單位/部門名稱)

智財技轉組

連絡電話

03-5715131-62219

網址