發明
中華民國
102142814
I 552232
鰭式場效電晶體之製作方法及其結構
財團法人國家實驗研究院
2016/10/01
鰭式場效電晶體元件已成為目前市場上次20奈米以下金氧半元件的主流。為了達成超高閘極控制能力,平面金氧半元件的單元尺寸微縮已經達到物理的極限。許多文獻已經開始探討立體金氧半結構的可行性。然而複雜的三維矽鰭通道製程步驟,使得鰭式場效電晶體製造方法和電子通道寬度量子化效應成為最大的問題。本技術利用現有半導體製程中穩定的淺溝槽絕緣層蝕刻技術,製造出高鰭高之鰭式場效電晶體,達到多重鰭高之鰭式場效電晶體結構。本技術只需額外一層光罩即可製造出雙鰭高之鰭式場效電晶體元件,大幅降低製程複雜度及晶圓設計面積成本。 FinFET device has become the main strain of sub-20nm CMOS devices in current commercial market. Cell size scaling of planar memory has arrived the process and physic limitation for short gate channel control ability. However, complex 3-D Si fin manufacturing technique makes FinFET process and electric channel width quantization effect more difficultly. This technique can produce a tall fin-height FinFET device by current stable STI recess process for multiple fin-heights Fin-FET device. And just extra one mask can effectively reduce process complexity and wafer design area cost to produce multiple fin-heights Fin-FET device.
國研院技術移轉中心
02-66300686
版權所有 © 國家科學及技術委員會 National Science and Technology Council All Rights Reserved.
建議使用IE 11或以上版本瀏覽器,最佳瀏覽解析度為1024x768以上|政府網站資料開放宣告
主辦單位:國家科學及技術委員會 執行單位:台灣經濟研究院 網站維護:台灣經濟研究院