金屬閘極奈米線薄膜電晶體元件及其製造方法Thin Film Transistor and Fabricating Method

專利類型

發明

專利國別 (專利申請國家)

美國

專利申請案號

14/107,742

專利證號

US 8,987,071 B2

專利獲證名稱

金屬閘極奈米線薄膜電晶體元件及其製造方法Thin Film Transistor and Fabricating Method

專利所屬機關 (申請機關)

財團法人國家實驗研究院

獲證日期

2015/03/24

技術說明

快閃式記憶體元件已成為目前市場上非揮發性記憶體元件的主流。為了達成超高記憶儲存密度，平面記憶元件的單元尺寸微縮已經達到製程的極限。許多文獻已經開始探討立體堆疊記憶體結構的可行性。然而複雜的三維堆疊製程步驟，使得記憶單元製造方法和連接間的寄生電阻效應成為最大的問題。本技術利用現有半導體製程中穩定而高密度的後段金屬堆疊技術，製造出多層堆疊的記憶單元陣列，達到三維記憶體堆疊結構。本技術只需額外兩層光罩即可製造出雙位元分閘式快閃記憶元件，大幅降低製程複雜度及製造成本。 Flash device has become the main strain of non-volatile memory in current commercial market. Cell size of planar memory has arrived the process limitation for ultra high storage density. However, complex 3-D stack manufacturing technique makes memory cell process and parasitic interconnection resistance more difficultly. This technique can produce a multi-level memory cell by current stable and dense BEOL process for 3-D memory array. And just extra two masks can effectively reduce process complexity and manufacturing cost to produce dual bit split-gate flash memory cell.

備註

本部(收文號1110009447)同意該校111年2月17日國研授半導體企院字第1111300263號函申請終止維護專利(財團法人國家實驗研究院)

連絡單位 (專責單位/部門名稱)

國研院技術移轉中心

連絡電話

02-66300686

網址