發明
中華民國
103130148
I 574414
電晶體結構
財團法人國家實驗研究院
2017/03/11
一種電晶體結構用於減少半導體元件之大小並最大化元件表現,此電晶體結構包括基板、第一半導體層、第二半導體層以及一第一閘極結構。形成於基板上之第一半導體層具有第一空間,使得第一半導體層被分隔成第一區域以及第二區域。此結構並包括一形成於基板上並且堆疊於第一半導體層之第二半導體層包括堆疊於第一區域上之第一源極區域、堆疊於第二區域上之第一汲極區域、跨越第一空間而且連接於第一源極區域以及第一汲極區域之間的第一懸浮結構。第一閘極結構環繞第一懸浮結構。 A transistor structure is provided to reduce the sizes of a semiconductor device applying the transistor structure and maximize the performance of the semiconductor device, wherein the transistor structure comprises a substrate, a first semiconductor layer, a second semiconductor layer and a first gate structure. The first semiconductor layer that is formed on the substrate has a first space by which the first semiconductor layer is divided into a first region and a second region. The second semiconductor layer that is formed on the substrate and stacked on the first semiconductor layer comprises a first source region stacked on the first region, a first drain region stacked on the second region, a first floating structure crossing the first space and connected between the first source region and the first drain region. The first gate structure surrounds the first floating structure.
本部(收文號1090075942)同意該院109年12月22日國研授半導體企院字第1091308204號函申請終止維護專利(財團法人國家實驗研究院)
國研院技術移轉中心
02-66300686
版權所有 © 國家科學及技術委員會 National Science and Technology Council All Rights Reserved.
建議使用IE 11或以上版本瀏覽器,最佳瀏覽解析度為1024x768以上|政府網站資料開放宣告
主辦單位:國家科學及技術委員會 執行單位:台灣經濟研究院 網站維護:台灣經濟研究院