微處理器之指令讀取方法及構造Instruction pre-fetch amount control with reading amount register flag set based on pre-detection of conditional branch-select instruction

專利類型

發明

專利國別 (專利申請國家)

美國

專利申請案號

10/024,844

專利證號

US 6,842,846

專利獲證名稱

微處理器之指令讀取方法及構造Instruction pre-fetch amount control with reading amount register flag set based on pre-detection of conditional branch-select instruction

專利所屬機關 (申請機關)

國立交通大學

獲證日期

2005/01/11

技術說明

一種微處理器指令讀取法及其構造，於指令執行程序中，當預解讀取下一執行指令為條件式 跳躍指令時，於下一指令週期，程式記憶體才需讀取二個指令，其他僅預讀取下一指令，其 係利用處理單元對解譯之下一執行指令來設定指令請取數目暫存器之狀態，該解譯之下一執 行指令若為條件式跳躍指令，則該指令讀取數目暫存器會同時致能奇、偶數緩衝暫存器，程 式記憶體以讀取二個指令，而其他所解譯之下一執行指令，該指令讀取數目暫存器僅會致能 奇、偶數緩衝暫存器其一者，程式記憶體只讀取一指令，以達程式記憶體不必要的讀取，進 而降低電量消耗。

備註

本部(收文號1040087827)同意該校104年12月10日交大研產學字第1041013203號函申請終止維護專利

連絡單位 (專責單位/部門名稱)

智慧財產權中心

連絡電話

03-5738251

網址