發明
中華民國
096128198
I 344277
記憶體管理裝置與維特比解碼器及方法
國立中興大學
2011/06/21
一種維特比解碼器,適用於接收由一迴旋碼所編碼之一符元序列,該迴旋碼具有能對應複數狀態的記憶級數,該維特比解碼器包含一決策資訊產生裝置及一記憶體管理裝置。該決策資訊產生裝置接收該符元序列,並為每一狀態產生紀錄其前一狀態的一決策資訊。該記憶體管理裝置將收到的每複數個決策資訊當作一決策資訊組,且每一決策資訊組的決策資訊數目相等於該迴旋碼的記憶級數,而每一決策資訊組為每一狀態對應形成一局部存活路徑。該記憶體管理裝置依據該等局部存活路徑之起始狀態進行回溯與解碼。 nonenonenonenonenonenonenonenonenonenonenonenonenonenonenonenonenonenonenonenonenonenonenonenonenonenonenonenonenonenonenonenonenonenonenonenonenonenonenonenonenonenonenonenonenonenonenonenonenonenonenonenonenonenonenonenonenonenonenonenonenonenonenonenonenonenonenonenonenonenonenonenonenonenonenonenonenonenonenonenonenonenonenonenonenonenonenonenonenonenonenonenonenonenonenonenonenonenonenonenonenonenonenonenonenonenonenonenonenonenonenonenonenonenonenonenonenonenonenonenonenonenonenonenonenonenonenonenonenonenonenonenonenonenonenonenonenonenonenonenonenonenonenonenone
本部(收文號1060063873)同意該校106年8月10日興產字1064300420號函申請終止維護專利
技術授權中心
04-22851811
版權所有 © 國家科學及技術委員會 National Science and Technology Council All Rights Reserved.
建議使用IE 11或以上版本瀏覽器,最佳瀏覽解析度為1024x768以上|政府網站資料開放宣告
主辦單位:國家科學及技術委員會 執行單位:台灣經濟研究院 網站維護:台灣經濟研究院