高除數除７預除器及使用該高除數除７預除器之鎖相迴路系統Prescaler of divide-by-7 with a high division-ratio and phase-locked loop system using the same

專利類型

發明

專利國別 (專利申請國家)

中華民國

專利申請案號

101148040

專利證號

I 499217

專利獲證名稱

高除數除７預除器及使用該高除數除７預除器之鎖相迴路系統Prescaler of divide-by-7 with a high division-ratio and phase-locked loop system using the same

專利所屬機關 (申請機關)

國立成功大學

獲證日期

2015/09/01

技術說明

本發明係有關於一種高除數除7預除器及使用該高除數除7預除器之鎖相迴路系統。該鎖相迴路系統可應用於車用防撞雷達頻帶24 GHz。該鎖相迴路系統包含一轉導提升式架構的差動模式考畢茲壓控振盪器、二個電流模式邏輯除頻器、一真實單相時脈架構除頻器、一相位頻率偵測器、一電荷磊以及一濾波器以構成一個完整鎖相迴路設計。該高除數除7預除器在注入功率為3 dBm條件下，可達到鎖定頻率範圍1.8 GHz，同時整體鎖相迴路的功率消耗為40.41 mW。 The invention provides a prescaler of divide-by-7 with a high division-ratio and a phase-locked loop system using the same. The phase-locked loop system is designed for a collision-avoidance radar application. The phase-locked loop system is also composed of a gm-boosted differential Colpitts voltage-controlled oscillator (VCO), two current mode logic (CML) frequency dividers, a true single phase clock (TSPC) frequency divider, a phase/frequency detector, a charge pump (CP) and a s filter. In the condition of 3 dBm input power injection, the frequency locking range of the prescaler of divide-by-7 with a high division-ratio can be 1.8 GHz, and the overall power consumption of the phase-locked loop system is 40.41 mW.

備註

本部(收文號1080009071)同意該校108年2月1日成大研總字第1081100901號函申請終止維護專利

連絡單位 (專責單位/部門名稱)

企業關係與技轉中心

連絡電話

06-2360524

網址