發明
美國
14/052,083
US 9,076,764 B2
非對稱閘極的穿隧式電晶體TUNNELING TRANSISTOR WITH ASYMMETRIC GATE
國立清華大學
2015/07/07
一種非對稱閘極的穿隧式電晶體,包含一基板、一第一極性部、一第二極性部、一通道部、一閘極結構及一絕緣體。該第一極性部與該第二極性部設置於該基板,該通道部連接於該第一極性部與該第二極性部之間,包含一第一區段及一第二區段;該閘極結構包含一圈繞於該第一區段周圍的包圍部及一覆蓋於該第二區段遠離該基板之一側的平板部;該絕緣體包含一設置於該第一區段與該包圍部之間的第一絕緣部及一設置於該第二區段與該平板部之間的第二絕緣部。據此,本發明藉由該閘極結構的不對稱設計,令該穿隧式電晶體兼具高導通電流及低關閉電流的優點。 The present invention relates to a transistor, and particularly to a tunneling transistor with an asymmetric gate.Therefore the primary object of the present invention is to overcome an issue of an incapability of providing a higher ON current of a conventional tunneling field effect transistor.
智財技轉組
03-5715131-62219
版權所有 © 國家科學及技術委員會 National Science and Technology Council All Rights Reserved.
建議使用IE 11或以上版本瀏覽器,最佳瀏覽解析度為1024x768以上|政府網站資料開放宣告
主辦單位:國家科學及技術委員會 執行單位:台灣經濟研究院 網站維護:台灣經濟研究院