用於臨界值邏輯電路的標準表示法的化簡方法

專利類型

發明

專利國別 (專利申請國家)

中華民國

專利申請案號

100148214

專利證號

I 562002

專利獲證名稱

用於臨界值邏輯電路的標準表示法的化簡方法

專利所屬機關 (申請機關)

國立清華大學

獲證日期

2016/12/11

技術說明

一種用於臨界值邏輯電路的標準表示法的化簡方法，包括步驟：輸入一線性臨界值邏輯閘；同時減少至少一權重值以及該臨界值；判斷進行同時減少至少一權重值以及該臨界值步驟前後之關鍵效果向量是否相等；判斷是否還需要化簡至少一權重值以及該臨界值；若還需要化簡至少一權重值以及該臨界值，則進行同時減少至少一權重值以及該臨界值步驟；以及若不需要化簡至少一權重值以及該臨界值，則輸出化簡後之線性臨界值邏輯閘。透過上述之方法，本發明可實現將臨界值邏輯電路進行化簡之目的。 A simplifying method for canonicity in threshold logic circuit comprises steps of inputting a linear threshold logic gate, decreasing at least one weight and a threshold value simultaneously, judging whether the linear threshold logic gate after simplification has the same critical-effect vectors as the linear threshold logic gate before simplification, judging whether there are at least one weight and a threshold value need to be simplified or not, executing decreasing step if at least one weight and a threshold value need to be simplified, outputting the simplified linear threshold logic gate if at least one weight and a threshold value needn’t to be simplified. The proposed invention can achieve the objective of simplifying the threshold logic circuit.

備註

連絡單位 (專責單位/部門名稱)

智財技轉組

連絡電話

03-5715131-62219

網址