發明
中華民國
102121746
I 511038
可重組之排序裝置與排序方法RECONFIGURABLE SORTER AND METHOD OF SORTING
國立交通大學
2015/12/01
本申請案利用所提出的sorter架構,可以在在硬體容許的資料數量下做排序的動作,並不需要latency,下個cycle就可以依序output出排完序的數列,而且因為每個cycle只需要去做比較的動作,不需要太多的處理,因此適合應用在high-speed clock的環境下;同時,因為本申請案的架構設計,可以依照使用者個別需求重置成不同排列個數的sorter,減少重新設計的麻煩。利用本發明,在做排序時僅需要很少的延遲時間,同時具有可重置化的特點 。 The proposed architecture of sorter can make maximal use of hardware resource. It can sort the maximum number of data without extra latency. After input all data, in the next cycle, the sorted results are outputted sequentially. Besides, only comparison and shift are done in one cycle, the required clock cycle is few, which indicates this sorter is sufficient for high-speed circuit design. Furthermore, due to the proposed architecture, this sorter can be easily reconfigured according to user’s requirements to decrease design effort.
本會(收文號1110027136)回應該校111年5月12日陽明交大研產學字第1110015716號函申請終止維護專利(國立陽明交通大學)
智慧財產權中心
03-5738251
版權所有 © 國家科學及技術委員會 National Science and Technology Council All Rights Reserved.
建議使用IE 11或以上版本瀏覽器,最佳瀏覽解析度為1024x768以上|政府網站資料開放宣告
主辦單位:國家科學及技術委員會 執行單位:台灣經濟研究院 網站維護:台灣經濟研究院