N位元數位至類比轉換裝置

專利類型

設計(新式樣)

專利國別 (專利申請國家)

中華民國

專利申請案號

100107536

專利證號

I 445317

專利獲證名稱

N位元數位至類比轉換裝置

專利所屬機關 (申請機關)

國立交通大學

獲證日期

2014/07/11

技術說明

一個能達到高速取樣頻率的電流引導式數位類比轉換器，才得以來產生較高頻的輸出信號。然而，高速取樣數位類比轉換器非線性失真依舊發生即使使用的電流值是理想的，這類的失真通常視為無雜訊動態範圍(SFDR)。且無雜訊動態範圍隨著輸出頻率的增而嚴重的惡化，因為電流開關切換的量變得更大了。也就是說電流開關切換的數量是與信號相關的，因此非想理成分反應在諧波失真上。 本案提出數位式亂數歸零法來減輕電流開關切換引起的諧波失真，藉由此法將電流開關切換時序打亂，因此這個諧波失真將會被攤平致雜訊水位上(noise floor)。 此數位式亂數歸零法原理是插入一個亂數位元於開關的控制信號之間，因此該電流開關的時序不再是只由信號決定，而是與亂數位元之間的關係決定。因為亂數位元是與信號獨立的，這樣也使得電流開關切換與信號獨立。 The current-steering digital-to-analog converts (DACs) can achieve high sampling rate, and thus are commonly used in generating high-frequency signals. Dynamic nonlinearity still occurs in high speed DACs. It is manifested as spurious-free dynamic range (SFDR) degradation shown in the output signal spectrum. The SFDR decreases rapidly with increasing input frequency because the number of switching switches rises. That is, the switching number is code-dependent, which will result in harmonic distortion. We propose a digital random return-to-zero (DRRZ) technique to mitigate the effect of switching transients on the DAC dynamic performance. We employ DRRZ to randomize the switching transients; thus, the harmonic distortions caused by switching transients are spread into noise floor. The principle of DRRZ is the insertion of random bit into the control signal of a current switch. The random bit is independent with the control signal which is decoded from input signal by a decoder.

備註

本部(收文號1090020336)同意該校109年4月6日交大研產學字第1091002952號函申請終止維護專利(交大)

連絡單位 (專責單位/部門名稱)

智慧財產權中心

連絡電話

03-5738251

網址