發明
中華民國
102117221
I 501563
數位類比轉換器及其時脈控制器
國立中山大學
2015/09/21
傳統的電流導引式DAC所使用的電流單元,不論DAC輸入的資料是否更新,其中的閂鎖電路都會隨著時脈訊號開關。這造成不必要的功率消耗。而輸出的訊號也會受到時脈訊號貫穿所干擾。 為了改善這些缺點,此設計在電流導引式DAC中,加入了行時脈訊號控制器來產生控制訊號,取代原本的時脈訊號,控制電流單元中的閂鎖電路開關,如果該行的資料沒有更新,就不進行開關的動作。藉由減少不必要的閂鎖電路的運作,降低DAC的功率消耗,並且可以避免掉時脈訊號貫穿的干擾。此技術最後被使用在一個12位元電流導引式的DAC製作之中,以達成高速度、低功率消耗的應用需求。根據這個DAC的規格,將可以被使用在高速的無線行動通訊裝置之中,例如WiMax、LTE、ÍEEE802.11等等。 The latches in the current cells of the conventional current-steering DAC switch with the clock signal, whether the input data changed or not. This causes unnecessary power consumption, and the output signal is disturbed by the clock feedthrough. In order to improve these shortcomings, column clock controllers are added to the current-steering DAC. The control signal which produced by the column clock controllers is used to control the latches in the current cells instead of the original clock. If the data in this column is not changed, the latches will not switch. By reducing the unnecessary switching of the latches, the power consumption of a DAC is decreased and the disturbance of clock feedthrouh is avoided. This technology is adopted to implement a 12-bit current-steering DAC to achieve the high-speed and low-power consumption application. According to the specification of the DAC, it can be used in high-speed wireless communication devices, such as WiMax, LTE, IEEE802.11.
本部(收文號1100028412)同意該校110年5月19日中產營字第1101400528號函申請終止維護專利(中山)
產學營運及推廣教育處
(07)525-2000#2651
版權所有 © 國家科學及技術委員會 National Science and Technology Council All Rights Reserved.
建議使用IE 11或以上版本瀏覽器,最佳瀏覽解析度為1024x768以上|政府網站資料開放宣告
主辦單位:國家科學及技術委員會 執行單位:台灣經濟研究院 網站維護:台灣經濟研究院