數位類比轉換電路及其權重誤差估測與校正方法DIGITAL-TO-ANALOG CONVERTER (DAC) CIRCUIT AND WEIGHT ERROR ESTIMATION/CALIBRATION METHOD THEREOF

專利類型

發明

專利國別 (專利申請國家)

美國

專利申請案號

13/948,322

專利證號

US 8,836,554 B2

專利獲證名稱

數位類比轉換電路及其權重誤差估測與校正方法DIGITAL-TO-ANALOG CONVERTER (DAC) CIRCUIT AND WEIGHT ERROR ESTIMATION/CALIBRATION METHOD THEREOF

專利所屬機關 (申請機關)

國立交通大學

獲證日期

2014/09/16

技術說明

本發明揭露一種數位類比轉換電路及其權重誤差估測與校正方法。本發明係利用輸出切換電路自所有轉換器單元中動態選取至少包含已知權重轉換器單元的數個轉換器單元作為參考轉換器群組，以及由未知權重轉換器單元中動態選取至少一個未知權重轉換器單元，藉由一個類比數位轉換器將參考轉換器群組的輸出與未知權重轉換器單元的輸出總和的差值數位化並將結果輸入數位控制器，數位控制器根據類比數位轉換器輸出控制參考轉換器群組的輸入使參考轉換器群組的輸出逼近該未知權重轉換器單元的輸出，並依過程中所得之類比數位轉換器輸出計算出該等未知權重轉換器單元的真實數位權重，並儲存於校正記憶體以供校正之用。 A DAC and weight error estimation/calibration method thereof. An output switching circuit is used to select dynamically a plurality of conversion units containing at least the known weight conversion units from all the conversion units as the reference converter unit group. Then, the proposed method selects dynamically at least an unknown weight conversion unit from the unknown weight conversion units. An analog-to-digital converter (ADC) digitalizes the difference between the output of the reference converter group and the output sum of the unknown weight conversion units,and outputs the results to a digital controller. The digital controller utilizes the outputs of the ADC to calculate the actual digital weights of the unknown weight conversion units, and stores them in the calibration memory. The digital controller calibrates the DAC based on the contents of the calibration memory.

備註

本部(收文號1100065219)同意該校110年10月27日陽明交大研產學字第1100036963號函申請終止維護專利(陽明交大)

連絡單位 (專責單位/部門名稱)

智慧財產權中心

連絡電話

03-5738251

網址