數位式快速鎖定頻率合成器DIGITAL FAST-LOCKING FREQUENCY SYNTHESIZER

專利類型

發明

專利國別 (專利申請國家)

美國

專利申請案號

12/404,588

專利證號

US 7,978,014 B2

專利獲證名稱

數位式快速鎖定頻率合成器DIGITAL FAST-LOCKING FREQUENCY SYNTHESIZER

專利所屬機關 (申請機關)

國立交通大學

獲證日期

2011/07/12

技術說明

本發明主要為一種數位式鎖相迴路頻率合成裝置，具有高速鎖定以及低相位雜訊特性。其中鎖相迴路由一相位偵測器、可控制振盪器、自動動態調整迴路增益之迴路濾波器、回授相位積分電路、參考相位積分電路所組成。在迴路鎖定過程中，透過自動動態調整迴路增益之迴路濾波器，偵測積分電路輸出資訊以及相位偵測電路輸出資訊，動態的調整迴路濾波器中直饋路徑以及積分路徑的增益，使迴路鎖定速度加快。本案並提出一種高速計數器的電路，透過一組非同步計數器、資料擷取暫存器與取樣相位產生器，達成高速低功率之計數器。 A digital PLL frequency synthesizer is proposed to achieve fast-locking and low-jitter. The PLL comprises a phase detector, a controlled-oscillator, a loop filter with an automatic loop gain controller, a feedback phase accumulator, and a reference phase accumulator. Fast-locking is achieved by dynamically adjusting forward-path gain and integral-path gain according to the output of phase detector and integral path during phase tracking. A high-speed, low-power counter circuit is proposed, which incorporates an asynchronous counter, a data register and a sample phase generator.

備註

本部(收文號1080035227)同意該校108年6月4日交大研產學字第1081004865號函申請終止維護專利。

連絡單位 (專責單位/部門名稱)

智慧財產權中心

連絡電話

03-5738251

網址