發明
中華民國
110100892
I 768649
執行緒束排程方法及使用該方法的串流多處理器WARP SCHEDULING METHOD AND STREAM MULTIPROCESSOR using the same
國立成功大學
2022/06/21
我們提出了考量記憶體競爭之繪圖處理器執行緒排程機制(Memory-Contention Aware Warp Scheduling)以尋找記憶體系統資源和工作量之間的平衡。這個機制使用動態取樣 (Dynamic Sampling)的方法精準地辨識記憶體競爭問題的嚴重程度並且依照不同的情況提供最合適的執行緒並行程度。
企業關係與技轉中心
06-2360524
版權所有 © 國家科學及技術委員會 National Science and Technology Council All Rights Reserved.
建議使用IE 11或以上版本瀏覽器,最佳瀏覽解析度為1024x768以上|政府網站資料開放宣告
主辦單位:國家科學及技術委員會 執行單位:台灣經濟研究院 網站維護:台灣經濟研究院