晶圓級封裝方法與封裝結構WAFER LEVEL PACKAGING METHOD AND A PACKAGING STRUCTURE USING THEREOF

專利類型

發明

專利國別 (專利申請國家)

美國

專利申請案號

13/564,749

專利證號

US 8,455,996 B1

專利獲證名稱

晶圓級封裝方法與封裝結構WAFER LEVEL PACKAGING METHOD AND A PACKAGING STRUCTURE USING THEREOF

專利所屬機關 (申請機關)

國立交通大學

獲證日期

2013/06/04

技術說明

本發明提供一種晶圓級封裝方法與封裝結構，用以封裝第一晶圓與第二晶圓，第一晶圓具背面與定義有微機電元件的主動面，其包含下列步驟：於第一晶圓形成兩矽通孔，再形成第一連接件與第一接合環於主動面上，前者電性連接該些矽通孔之一者，後者圍繞微機電元件並電性連接該些矽通孔之另一者。於第二晶圓上形成電性連接的第二接合環與第二連接件。接著使第二晶圓面對第一晶圓之主動面，且第二接合環與第二連接件分別連接第一接合環與第一連接件。自第一晶圓之背面施加電壓於該些矽通孔，再施加外力使第二晶圓朝向第一晶圓擠壓以完成封裝。 This invention applies the concept of resistance welding to the IC-MEMS wafer-level packaging. When two wafers are brought together, the metal-to-metal contact happens. Since the contact resistance is higher than the resistance of the metal interconnects, one can apply the resistance welding to melt the metal at the contact surface and achieve the transient-liquid-phase (TLP) bonding. The bonding of the bonding ring is used to achieve the hermetic sealing for two wafers; the bonding of TSV is used to achieve electrical interconnects between IC circuits and MEMS devices. The bonding of bonding rings and TSV can be designed to be happened simultaneously or independently. Once these two bonding are completed, the IC-MEMS wafer-level packaging is completed.

備註

本部(收文號1090020336)同意該校109年4月6日交大研產學字第1091002952號函申請終止維護專利(交大)

連絡單位 (專責單位/部門名稱)

智慧財產權中心

連絡電話

03-5738251

網址