時脈資料回復電路

專利類型

發明

專利國別 (專利申請國家)

中華民國

專利申請案號

099134602

專利證號

I 434168

專利獲證名稱

時脈資料回復電路

專利所屬機關 (申請機關)

國立臺灣大學

獲證日期

2014/04/11

技術說明

在光傳輸以及訊號傳輸規格日益增加的情況下，如何將各傳輸頻率規格整合進單一晶片便成為一個很重要的課題，假如我們可以把更多規格整合在單一晶片中，不但可以降低成本也能夠使此單一晶片應用範圍更加的廣泛。由於這個考量，我們實現一個時脈訊號範圍從1Gbps到16Gbps的連續速率時脈資料回復電路，將多個光通訊規格 (OC-24~OC-192) 整合入單一晶片。 對於一個連續速率時脈回覆電路，具有寬頻頻率追隨功能的頻率偵測器和寬頻的壓控振盪器是設計電路主要的困難處。傳統的頻率偵測器僅具單方向追隨的能力，只能偵測振盪頻率比輸入訊號慢的情形。因此每次操作時壓控振盪器都必須先重置至振盪頻率最低的狀況，造成較長的鎖定時間及功率消耗。文獻中有兩種頻率偵測電路具有雙方向追隨的能力，能夠偵測振盪頻率比輸入訊號慢或快的情形。但是其中一種不適合在高速運作，另一種又會受到輸入PRBS序列的限制。為了解決此問題，本實驗提出了一種適合於寬頻連續速率時脈回覆電路的頻率偵測器(FD)，其具有雙方向頻率追隨的功能、電路簡單適合於高速的應用且不受輸入序列的限制。 A 1Gb/s~16Gb/s wide-range clock and data recovery (CDR) circuit is presented by using the proposed bidirectional frequency detector. This CDR circuit is fabricated in 0.13um CMOS technology and it active area is 0.134mm^2 without a loop filter. The power consumption of this CDR circuit is 160mW for a supply of 1.5V. A modified interpolation voltage-controlled oscillator is presented, which covers from 4.9GHz to 10.2GHz. A quadrature divider is used to generate accurate quadrature clocks.

備註

本部(收文號1100033534)同意該校110年6月9日校研發字第1100036312號函申請終止維護專利(台大)

連絡單位 (專責單位/部門名稱)

產學合作總中心

連絡電話

33669945

網址