工程變更之保持時間修復方法ENGINEERING CHANGE ORDER HOLD TIME FIXING METHOD

專利類型

發明

專利國別 (專利申請國家)

美國

專利申請案號

13/931,589

專利證號

US 8,839,173 B1

專利獲證名稱

工程變更之保持時間修復方法ENGINEERING CHANGE ORDER HOLD TIME FIXING METHOD

專利所屬機關 (申請機關)

國立交通大學

獲證日期

2014/09/16

技術說明

近代電路設計中，往往需要考量可能面臨到的動態變異，因此，電路設計會考慮最糟的情況，並透過預留的時序保護帶來確保電路能夠正確的運作，但也因此降低的電路的效能。為了消除時序保護帶，習知技術使用可復原式電路。然而，可復原式電路將會面臨到更嚴峻的短路徑問題。本發明為了使得可復原式電路的錯誤偵測與修正能夠發揮作用，因此提供一工程變更之保持時間修復方法，以解決短路徑填補問題。異於習知技術的是本發明使用全域觀點來決定填補數值與位置。此外，本發明進一步提出粗質延遲填補與細質延遲填補方法，根據所決定的填補數值來加以實現。 The short path padding problem in resilient circuits is severer than conventional integrated circuit design. Therefore, the invention provides an engineering change order (ECO) hold time fixing method for the short path padding problem to enable the timing error detection and correction mechanism of resilient circuits. Unlike prior art, the invention determines the padding values and locations with a global view. Moreover, the invention proposes coarse-grained and fine-grained padding allocation methods to further achieve the derived padding values at physical implementation. Experimental results show that method of the invention is promising to validate timing error resilient circuits.

備註

連絡單位 (專責單位/部門名稱)

智慧財產權中心

連絡電話

03-5738251

網址