低耗能超大型積體電路可測性設計之掃描鍊重序方法

專利類型

發明

專利國別 (專利申請國家)

美國

專利申請案號

10/827,507

專利證號

US7,181,664 B2

專利獲證名稱

低耗能超大型積體電路可測性設計之掃描鍊重序方法

專利所屬機關 (申請機關)

長庚大學

獲證日期

2007/02/20

技術說明

本發明的目的在於重新排序掃描鏈上暫存器的相對位置，期望能降低功率消耗峰值。本發明 之演算工具不僅可配合現有的超大型積體電路設計流程，迅速決定適合之掃描鏈上暫存器順 序，尚可符合三設計規範限制條件：(1)暫存器電位轉換功率消耗峰值；(2)掃描鏈連線總長 度最大值；(3)兩相鄰暫存器之間的連線距離最大值。本發明所發展的演算工具希望盡可能達 到：(1)快速判斷是否具有可行解；(2)快速有效尋求最佳解。輸入掃描鏈緩衝器資料與測試 樣本資料，最後輸出符合所有限制條件之排序後掃描鏈緩衝器資料與測試樣本資料。

備註

本部(收文號1070081078)同意該校107年11月19日長庚大字第1070110206號函所報終止維護專利。

連絡單位 (專責單位/部門名稱)

技術移轉中心

連絡電話

03-2118800轉3201

網址