發明
美國
14/486,311
US 10,282,209 B2
前瞻臆測處理裝置及其處理方法SPECULATIVE LOOKAHEAD PROCESSING DEVICE AND METHOD
國立中正大學
2019/05/07
本案提出一針對先進製程與低電壓操作晶片嚴重延遲變異之可變延遲功能模組設計,可依據實際的電路延遲採用一至數個時脈週期完成計算。相對傳統動態可變延遲設計,本案之設計不需要額外的時脈控制,或是race處理,故適用於低電壓等嚴重製程變異之應用中。 本案採用interleaved execution on multiple timing-relaxed datapaths,因為是全同步進行計算,不會使得hold time constraint設定變複雜,故適合在先進製程或超低電壓操作下嚴重的變異環境。 This proposal presents a variable-latency function module design to tolerate the increased delay variations in advanced process technologies or ultra-low voltage operations, which completes its computation within 1~N clock cycles depending on its actual delay. Compared with conventional dynamic variable-latency designs, the proposed design does not need sophisticated timing control or additional holdtime constraints to prevent short path problems.
技術移轉授權中心
05-2720411轉16001
版權所有 © 國家科學及技術委員會 National Science and Technology Council All Rights Reserved.
建議使用IE 11或以上版本瀏覽器,最佳瀏覽解析度為1024x768以上|政府網站資料開放宣告
主辦單位:國家科學及技術委員會 執行單位:台灣經濟研究院 網站維護:台灣經濟研究院