發明
中華民國
099137742
I 434514
時間放大電路及應用該時間放大電路之鎖相迴路
國立臺灣大學
2014/04/11
時間放大電路及應用該時間放大電路之鎖相迴路被提出,時間放大電路由兩個gated ring oscillator (GRO)與1個phase detector (PD)組成,當PD的兩個脈衝注入GRO後,脈衝較寬者,會使其GRO的輸出較早上升,而脈衝較短者,會使其GRO的輸出較慢上升,進而拉開兩個GRO輸出的相位差,達到時間放大的結果,當PD的兩個脈衝同時為高位準時,PD1的重置訊號經適當延長,使其有足夠時間重置 GRO,而GRO等待下一次PD的兩個脈衝的注入。 A time amplifier (TA) and a phase-locked loop using this TA are presented in this work. This TA is realized by two gated ring oscillators (GROs) and a phase detector (PD). Two pulses of a PD are injected to two GROs, respectively. The pulse with a wide pulsewidth makes a GRO to rise fast. It makes the timing error of two GRO's outputs is amplified compared with the initial timing error of a PD. The other GRO will rise slow for a pulse with a short pulsewidth. When both pulses go high, a reset signal of a PD will reset these two GROs. These two GROs will wait for the next period.
本部(收文號1100033534)同意該校110年6月9日校研發字第1100036312號函申請終止維護專利(台大)
產學合作總中心
33669945
版權所有 © 國家科學及技術委員會 National Science and Technology Council All Rights Reserved.
建議使用IE 11或以上版本瀏覽器,最佳瀏覽解析度為1024x768以上|政府網站資料開放宣告
主辦單位:國家科學及技術委員會 執行單位:台灣經濟研究院 網站維護:台灣經濟研究院