鎖相迴路裝置

專利類型

發明

專利國別 (專利申請國家)

中華民國

專利申請案號

100147173

專利證號

I 445316

專利獲證名稱

鎖相迴路裝置

專利所屬機關 (申請機關)

國立臺灣大學

獲證日期

2014/07/11

技術說明

我們實現了一個低相位雜訊鎖相迴路。我們使用了次諧波注入之技巧去壓抑振盪器之相位雜訊。次諧波注入鎖相迴路目前具有的問題是注入點之不確定性，容易受製程環境的因素影響及改變。我們提出了一個電路校正技巧去校正其注入時間點，確保電路之穩定性。此外，我們使用頻率偵測器和偵測電路器，提出了一個注入時間點校正之技巧去對齊振盪器之最佳注入點，使得此次諧波鎖相迴路系統可以穩定。量測到的相位雜訊可以降低，而方均根抖動可以改善。 It introduces a low phase noise PLL. Subharmonically injection-locked technique is employed to suppress VCO accumulation noise. Besides, we propose a injection timing calibration technique to align the injection pulse with optimal injection point, which ensures subharmonically injection-locked PLL stable. The measured phase noise is improved. The RMS jitter can also be improved.

備註

本部(收文號1100057959)同意該校110年9月16日校研發字第1100067275號函申請終止維護專利(台大)

連絡單位 (專責單位/部門名稱)

產學合作總中心

連絡電話

33669945

網址