適用於3×2n點之快速傅立葉轉換處理器

專利類型

發明

專利國別 (專利申請國家)

中華民國

專利申請案號

104106794

專利證號

I 515582

專利獲證名稱

適用於3×2n點之快速傅立葉轉換處理器

專利所屬機關 (申請機關)

國立宜蘭大學

獲證日期

2016/01/01

技術說明

快速傅立葉轉換(FFT)信號處理的點數大小，一般皆以 2 的冪次為單位，然而在長期演進技術(LTE)系統中涉及到 1536點 FFT 運算，此增加了硬體設計的難度。在本成果中，我們提出有效的1536點 FFT 硬體方案仍保留使用典型單輸入單輸出及單路徑延遲迴授管線化結構，它可大量減少複數及常數乘法器數目。同時，為配合此1536點 FFT計算，有效的基數3 FFT 處理器也一同被提出，並使用基數2單路徑延遲迴授管線化硬體模組來實現。所提出的基數 3 FFT 處理器僅需要一個複數-常數乘法器，因而降低硬體的複雜度。當 1024和 2048點 FFT也出現在整個設計中時，所提出的設計即可使用硬體共用的機制，以降低 1536點 FFT 運算時所需的記憶體，方式是使用前級閒置未用到的記憶體，取代後級運算時所需的部分空間。此外，一個簡單而靈活的位元翻轉硬體方案也被提出，並適用於串列資料連續輸入可變長度的FFT處理器，以執行在FFT處理器在輸入或輸出端將位元翻轉順序轉成自然順序。由於低硬體複雜度，所提出的設計特別適用於大點數 FFT 處理器。 This achievement presents a novel 128/256/512/1024/1536/2048-point single-path delay feedback (SDF) pipeline FFT processor for long-term evolution and mobile worldwide interoperability for microwave access systems. The proposed design employs a low-cost computation scheme to enable 1536-point FFT, which significantly reduces hardware costs as well as power consumption. In conjunction with the aforementioned 1536-point FFT computation scheme, the proposed design included an efficient three-stage SDF pipeline architecture on which to implement a radix-3 FFT. The new radix-3 SDF pipeline FFT processor simplifies its data flow and is easy to control, and the complexity of the resulting hardware is lower than that of existing structures. This paper also formulated a hardware-sharing mechanism to reduce the memory space requirements of the proposed 1536-point FFT computation scheme.

備註

本部(收文號1110022362)同意該校111年4月19日宜大研字第1111001732號函申請終止維護專利(國立宜蘭大學)

連絡單位 (專責單位/部門名稱)

研究發展處

連絡電話

(03)9357-400ext7043

網址