發明
中華民國
109125060
I 746084
多重函數計算器
義守大學
2021/11/11
隨著深度學習成為分析各種及時數據的基礎,有巨大的需求必須滿足這些及時服務的嚴格延遲約束和有限功耗預算的解決方案。激活函數是任何神經網絡必不可少的部分,在實際應用中,爲了追求更高的精度,不同的激活函數會運用於神經網絡的不同層,這使得參數規模往往十分龐大,激活函數的硬體實現需要復雜的電路,並且會消耗大量功率,這使得將許多神經元整合到單個晶片上變得困難。 本發明應用於神經網絡的可重新配置激活函數之電路設計,可將不同的激活函數運用於不同層的神經網絡,達到降低功耗及縮小電路面積之目的。
產學智財營運總中心產學合作與專利技轉中心
07-6577711ext2683
版權所有 © 國家科學及技術委員會 National Science and Technology Council All Rights Reserved.
建議使用IE 11或以上版本瀏覽器,最佳瀏覽解析度為1024x768以上|政府網站資料開放宣告
主辦單位:國家科學及技術委員會 執行單位:台灣經濟研究院 網站維護:台灣經濟研究院