發明
中華民國
101101697
I 477083
連續近似式類比數位轉換器
國立交通大學
2015/03/11
本發明提出一不需要固定電容的超低切換能量連續近似式(SAR)類比數位轉換器(ADC)架構,以低硬體成本的方式,達功低功率的效果。本發明所提出之切換方式會將共模電壓逐漸地逼近到Vref。相較傳統切換方式,本發明所提出之切換方式平均的切換能量可降低87%。本發明在90奈米CMOS製程的驗証下,在工作電壓為0.5伏特和取樣頻率為每秒100K時,此架構所實現的ADC可以有70.62dB的SNDR和消耗5.32μ瓦,得到19 fJ/conversion-step的FOM。 This report presents an ultra-low switching-energy successive approximation register (SAR) analog-to-digital converter (ADC) without using dummy capacitor switching. The proposed architecture reduces of total capacitance hardware complexity such that switching energy is reduced as well. Compared with conventional SAR ADCs, the average switching energy is reduced by about 87%. In the switching procedure, the input common-mode voltage gradually converges to 1/2 Vref. The proposed SAR ADC was verified by fabricating in 90 nm CMOS technology. The simulation results shows the proposed ADC achieves an SNDR of 70.62 dB and consumes 5.32 μW with sample rate 100 KS/s under the 0.5 V power supply and resulting in a figure of merit (FOM) of 19 fJ/conversion-step.
本部(收文號1100065219)同意該校110年10月27日陽明交大研產學字第1100036963號函申請終止維護專利(陽明交大)
智慧財產權中心
03-5738251
版權所有 © 國家科學及技術委員會 National Science and Technology Council All Rights Reserved.
建議使用IE 11或以上版本瀏覽器,最佳瀏覽解析度為1024x768以上|政府網站資料開放宣告
主辦單位:國家科學及技術委員會 執行單位:台灣經濟研究院 網站維護:台灣經濟研究院