具增強的、可調適的低頻雜訊之多閘極場效電晶體MULTI-GATE FIELD-EFFECT TRANSISTOR WITH ENHANCED AND ADAPTABLE LOW-FREQUENCY NOISE

專利類型

發明

專利國別 (專利申請國家)

美國

專利申請案號

13/300,248

專利證號

US 8,604,549 B2

專利獲證名稱

具增強的、可調適的低頻雜訊之多閘極場效電晶體MULTI-GATE FIELD-EFFECT TRANSISTOR WITH ENHANCED AND ADAPTABLE LOW-FREQUENCY NOISE

專利所屬機關 (申請機關)

國立清華大學

獲證日期

2013/12/10

技術說明

當半導體技術朝向縮小電晶體尺寸，導致電晶體雜訊大幅增加，因而劣化積體電路的準確性及可靠性，於是有許多技巧提出以抑制電晶體雜訊。但是相反地，也已經發現電晶體雜訊在許多應用上是有用的，例如用於資料加密、生物啟發運算的擾動學習、推測演算法、概率化模型等，也已經有使用具增強雜訊功能的電晶體的演算法架構被提出來。以硬體實現這些應用通常需要多通道無關聯性的雜訊。現有的方法包括使用氮化矽介電層以增加界面陷阱及縮小電晶體的尺寸使其具有單一氧化物陷阱。然而這些方法只是將雜訊增強到可用的程度，未能控制精確的雜訊準位。 本發明係關於一種場效電晶體(FET)，特別是有關一種具增強的、可調適的低頻雜訊之場效電晶體。 本發明的目的之一，在於提出一種具增強的低頻雜訊之FET。 本發明的目的之一，在於提出一種具可調適的低頻雜訊之FET。 本發明的目的之一，在於提出一種相容於標準CMOS邏輯製程之具增強的低頻雜訊之FET。 一種根據本發明的FET，在STI上有額外的閘極以增強及調適STI-矽界面引發的低頻雜訊。 藉由改變該STI閘極的電壓，該FET可調適的低頻雜訊超過萬倍。 As the low-frequency noise of a transistor grows non-negligible in advanced technologies, the possibility of using noise for computation is becoming an alternative, receiving more and more attention. The ability to control the noise level would further enrich the flexibility of the circuit design. Therefore, this patent presents a dual-gate, field-effect transistor in an octagonal shape. By changing the voltage of an extra gate above the shallow trench isolation, the transistor is able to adapt its low-frequency noise over several decades and in a power-efficient manner. The octagonal geometry further makes sufficient a voltage range from 0V to 5V for the noise adaptation. Moreover, the transistor is fabricated with the standard CMOS logic process without additional masks. All the features underpin the development of large-scale noisy computation in integrated circuits.

備註

連絡單位 (專責單位/部門名稱)

智財技轉組

連絡電話

03-5715131-62219

網址