薄膜電晶體製作方法METHOD FOR FABRICATING THIN-FILM TRANSISTOR

專利類型

發明

專利國別 (專利申請國家)

美國

專利申請案號

14/075,039

專利證號

US 8,932,916 B2

專利獲證名稱

薄膜電晶體製作方法METHOD FOR FABRICATING THIN-FILM TRANSISTOR

專利所屬機關 (申請機關)

國立交通大學

獲證日期

2013/11/08

技術說明

本發明係揭露一種薄膜電晶體及其製作方法，首先形成底部具有之閘極介電層之一圖案化介電遮罩結構於一閘極堆疊結構上，以利用閘極介電層覆蓋閘極堆疊結構之閘極。由於圖案化介電遮罩結構之頂面具有至少二開口，因此透過此二開口藉由濺鍍沉積形成一半導體層於閘極介電層上，半導體層包含位於閘極上方之一通道區及其相異兩側之，及位於開口下方之源極區與汲極區，且通道區位於閘極上方，源極區與汲極區位於開口下方，通道區之厚度自邊界往中央遞減。本發明利用微影蝕刻的方式製作，能輕易達到深次微米尺度、高均勻性及高製程靈活度之目的。此外，亦與傳統製程相容，有利於面板與電路上的製作。 A method for fabricating a thin-film transistor is disclosed. Firstly, a patterned dielectric mask structure with a bottom thereof having a gate dielectric layer is formed on a gate-stacked structure so that the gate dielectric layer covers a gate of the gate-stacked structure. Top surface of the patterned dielectric mask structure has at least two openings. A semiconductor layer is formed on the gate-stacked structure via the openings by a sputtering method. The semiconductor layer comprises a channel above the gate, a source and a drain below the openings. The channel has a thickness which sequentially decreases from edge to center.

備註

連絡單位 (專責單位/部門名稱)

智慧財產權中心

連絡電話

03-5738251

網址