具有共享位元線之10個電晶體之二對埠靜態隨機存取記憶體

專利類型

發明

專利國別 (專利申請國家)

中華民國

專利申請案號

102101465

專利證號

I 484488

專利獲證名稱

具有共享位元線之10個電晶體之二對埠靜態隨機存取記憶體

專利所屬機關 (申請機關)

國立交通大學

獲證日期

2015/05/11

技術說明

這個發明提出一10個電晶體的二對埠靜態隨機存取記憶體位元線共享架構，可改善靜態雜訊限幅，解決讀寫干擾衝突的問題。除了使用列方向的電晶體於位元胞內，加入行方向的存取電晶體於位元胞內，可改善仿讀位元胞的雜訊限幅，並隔開因同步或非同步時脈產生的充電雜訊。 這個發明提出一架構結合了列方向的電晶體並且在相鄰位元胞內共享位元線。這個架構可減半位元線數目，並減低來自於位元線充電產生的讀寫緩衝器的電流消耗。結果顯示與傳統的8個電晶體的二對埠靜態隨機存取記憶體比較起來，在低電壓操作下，減低了讀寫緩衝器的電流消耗。 This patent proposes a 10T bit-cell of dual-port (DP) SRAM design to improve Static Noise Margin (SNM) and solve write/read disturb issues in nano-scale CMOS technologies. In additional used the row access transistor in the bit-cell, adding Y-access MOS (column-direction access transistor) can improve dummy-read cells’ noise margin and isolate the pre-charge noise from bit-lines in synchronous or asynchronous clock operation. The patent also proposes a scheme of combining the row access transistor and sharing bit-line with an adjacent bit-cell. This scheme can reduce the bit-line number to half and mitigate the current consumption of the write/read buffer caused by pre-charging the bit-line to VDD. The result shows that write/read buffer current consumption was reduced, compared to the conventional DP 8T structure in low VDD operation.

備註

本部(收文號1100065219)同意該校110年10月27日陽明交大研產學字第1100036963號函申請終止維護專利(陽明交大)

連絡單位 (專責單位/部門名稱)

智慧財產權中心

連絡電話

03-5738251

網址