全數位延遲鎖相迴路及其自動判斷頻率切換器

專利類型

發明

專利國別 (專利申請國家)

中華民國

專利申請案號

108143137

專利證號

I 700894

專利獲證名稱

全數位延遲鎖相迴路及其自動判斷頻率切換器

專利所屬機關 (申請機關)

國立中山大學

獲證日期

2020/08/01

技術說明

一種全數位延遲鎖相迴路藉由一自動判斷頻率切換器定義輸入時脈為高頻或低頻，以將輸入時脈切換至該混合連續近似暫存控制鎖定電路或該相位追蹤延遲控制鎖定電路進行鎖相，而可令全數位延遲鎖相迴路能適用於高頻及低頻之鎖相。An all-digital delay phase-locked loop defines an input clock as a high frequency or a low frequency by an automatic judgment frequency switcher, and the automatic judgment frequency switcher switch the input clock to the hybrid successive approximation register control locked circuit or the phase tracking delay control locked circuit to phase-lock the input clock. Therefore the all-digital delay phase-locked loop could applied to the phase-lock of the high frequency and the low frequency.

備註

本會(收文號1120021252)同意該校112年4月13日中產營字第1121400359號函申請終止維護專利(國立中山大學)

連絡單位 (專責單位/部門名稱)

產學營運及推廣教育處

連絡電話

(07)525-2000#2651

網址