三維記憶體晶片之控制結構

專利類型

發明

專利國別 (專利申請國家)

中華民國

專利申請案號

100145937

專利證號

I 456739

專利獲證名稱

三維記憶體晶片之控制結構

專利所屬機關 (申請機關)

國立清華大學

獲證日期

2014/10/11

技術說明

一種三維記憶體晶片之控制結構，包括：一主晶片，其具有一主記憶體核心、一第一本地計時器、一輸入/輸出緩衝器、一第一接觸墊與一第二接觸墊；至少一從屬晶片，其與主晶片堆疊，其中每一從屬晶片具有一各別從屬記憶體核心、一第二本地計時器與一第三接觸墊；一第一矽晶穿孔結構，耦接第一接觸墊與第三接觸墊；一邏輯控制電路層，包含一邏輯控制電路與一第四接觸墊，邏輯控制電路耦接第四接觸墊；以及一第二矽晶穿孔結構，耦接第二接觸墊與第四接觸墊。 The present invention discloses a control scheme for 3D memory IC that includes a master chip and at least one slave chip. The master chip includes a main memory core, a first local timer, an I/O buffer, a first pad and a second pad. The at least one slave chip is stacked with the master chip. Each of the slave chip includes a slave memory core, a second local timer and a third pad. A first TSV is coupled to the first pad and the third pad. A logic control circuit layer includes a logic control circuit and a fourth pad, and the logic control circuit is coupled to the fourth pad. A second TSV is coupled to the second pad and the fourth pad.

備註

連絡單位 (專責單位/部門名稱)

智財技轉組

連絡電話

03-5715131-62219

網址