自我對準之複晶矽間隙壁閘極之單電子電晶體結構及其製造方法

專利類型

發明

專利國別 (專利申請國家)

中華民國

專利申請案號

091114853

專利證號

I 186572

專利獲證名稱

自我對準之複晶矽間隙壁閘極之單電子電晶體結構及其製造方法

專利所屬機關 (申請機關)

財團法人國家實驗研究院

獲證日期

2003/09/01

技術說明

一種利用在SOI晶片上製作源極與汲極之間的1維通道(channel)，加上自我對準複晶矽間隙 壁閘極(polysilicon spacer gate)外接之偏壓，形成雙位能能障與量子點，以期達成單電 子電晶體結構之製作的方法。本發明係藉由電子束微影多層對準直寫技術、氧化製程特性， 濕式蝕刻，在SOI晶片上製作源極與汲極之間的奈米級1維通道，加上自我對準製程方式，蝕 刻為分立之複晶矽間隙壁閘極，施與偏壓使通道中形成兩個位能障壁(potential barrier) 及夾於此兩個位能障壁之中可貯存電荷之電子量子井(quantum well)，並輔以金屬上閘極的 偏壓控制，以期達成雙閘極之單電子電晶體結構之運作。

備註

本部(收文號1050075418)同意該院105年9月12日國研授米企院字第1050500932號函申請終止維護專利 多填I為了系統儲存規則

連絡單位 (專責單位/部門名稱)

國研院技術移轉中心

連絡電話

02-66300686

網址