發明
中華民國
098122721
I 397828
應用於雙圖案微影技術的佈局分解方法
國立臺灣大學
2013/06/01
根據最新2008年國際半導體技術藍圖(International Technology Roadmap for Semiconductors, ITRS),使用新的雙圖案微影技術(double-patterning technology, DPT) 來延長193奈米浸潤式微影(immersion lithography)技術至16奈米已成為業界共識。雙圖樣微影技術是利用佈局分解將電路的佈局分到兩個光罩上並利用雙重曝光技術以增加曝光圖樣的間距大小,在雙圖案微影技術方面所面臨的挑戰主要是如何有效作光罩設計切割(mask split),從而提升圖樣的可印製性。雙圖案微影技術是非常重要的技術,但是現今的文獻都不能達到零衝突(zero conflict)的要求,本發明針對實務上考慮相鄰格線圖案切割的設計,可以提供重要的技術而達到百分之百的切割完成率(零衝突)並有效降低縫合圖案(stitch)的數量。 Double-patterning technology (DPT) has emerged as a promising alternative to extend the 193-nm immersion lithography down to the 16-nm node. In this invention, we present a rule-based DPT layout decomposition algorithm to reduce conflicts and stitches for grid-based designs. Our algorithm can guarantee 100% splitting without conflicts, considering vertical-horizontal patterns. The algorithm consists of two major stages: (1) alternating-coloring conflict removal that ensures zero conflict for vertical-horizontal patterns, (2) two-phase stitch minimization that consists of an integer linear programming based approach to minimize the inter-net stitches followed by a 2-coloring graph-based algorithm to minimize the intra-net stitches. Experimental results show that the proposed algorithm achieves zero conflict for all test cases, while related previous works cannot.
產學合作總中心
33669945
版權所有 © 國家科學及技術委員會 National Science and Technology Council All Rights Reserved.
建議使用IE 11或以上版本瀏覽器,最佳瀏覽解析度為1024x768以上|政府網站資料開放宣告
主辦單位:國家科學及技術委員會 執行單位:台灣經濟研究院 網站維護:台灣經濟研究院