發明
美國
12/788,021
US 8,183,936 B2
鎖相迴路頻率合成器及其迴路鎖定方法PHASE-LOCKED LOOP FREQUENCY SYNTHESIZER AND LOOP LOCKING METHOD THEREOF
國立交通大學
2012/05/22
一種鎖相迴路頻率合成器及其迴路鎖定方法,該鎖相迴路頻率合成器包括參考路徑和差調變器回授電路、耦接於該參考路徑和差調變器回授電路的輸出端之參考相位積分電路、耦接於該參考相位積分電路的輸出端之相位/頻率偵測器、耦接於該相位/頻率偵測器的輸出端及該參考路徑和差調變器回授電路的輸入端之迴路濾波器、耦接於該迴路濾波器輸出端之振盪器、以及耦接於該振盪器的輸出端及該相位/頻率偵測器的輸入端之回授相位積分電路。藉由本發明鎖相迴路頻率合成器之實施,俾使振盪器能產生對應參考訊號之頻率訊號,並具有抗雜訊、提高解析度及易於整合之功效。 A phase-locked loop frequency synthesizer and a loop locking method thereof are provided. The phase-locked loop frequency synthesizer includes a reference feedback circuit, a reference phase integration circuit, a phase/frequency detector, a loop filter and an oscillator . In the phase-locked loop frequency synthesizer, the oscillator generates corresponding frequency output signals which yield the advantages of resisting noise signals, enhancing resolution, and facilitating integration.
本部(收文號1080035227)同意該校108年6月4日交大研產學字第1081004865號函申請終止維護專利。
智慧財產權中心
03-5738251
版權所有 © 國家科學及技術委員會 National Science and Technology Council All Rights Reserved.
建議使用IE 11或以上版本瀏覽器,最佳瀏覽解析度為1024x768以上|政府網站資料開放宣告
主辦單位:國家科學及技術委員會 執行單位:台灣經濟研究院 網站維護:台灣經濟研究院