發明
中華民國
102128747
I 505634
電子電路
國立中山大學
2015/10/21
一種電子電路包含一偏壓電路、一P型輸入級及一N型輸入級,該P型輸入級之一第一P型電晶體及一第二P型電晶體分別藉由齊納二極體限制閘極端及源極端之間的電壓,使該第一P型電晶體及該第二P型電晶體可符合高壓製程之限制,該N型輸入級之一第一N型電晶體及一第二N型電晶體亦分別藉由齊納二極體限制閘極端及源極端之間的電壓,使該第一N型電晶體及該第二N型電晶體可符合高壓製程之限制。 為了實現一種可能的解決方案,使用高壓半導體製程來實作電池互聯模組,此種製程對高壓元件有特殊限制,亦即高壓元件的閘極與源極之間的電壓限制。 An electronic circuit includes a bias voltage circuit, a P-type input stage and a N-type input stage. A first P-type transistor of the P-type input stage and a second P-type transistor of the P-type input stage limited the voltage between gate and source by the zener diode respectively to achieve the first P-type transistor and the second P-type transistor fit the high voltage process. A first N-type transistor of the N-type input stage and a second N-type transistor of the N-type input stage limited the voltage between gate and source by the zener diode respectively to achieve the first N-type transistor and the second N-type transistor fit the high voltage process.
本部(收文號1070053496)同意該校107年7月27日中產營字第1071400785號函申請申請終止維護專利
產學營運及推廣教育處
(07)525-2000#2651
版權所有 © 國家科學及技術委員會 National Science and Technology Council All Rights Reserved.
建議使用IE 11或以上版本瀏覽器,最佳瀏覽解析度為1024x768以上|政府網站資料開放宣告
主辦單位:國家科學及技術委員會 執行單位:台灣經濟研究院 網站維護:台灣經濟研究院