晶片電感結構及其製造方法ON-CHIP ELECTRONIC DEVICE AND METHOD FOR MANUFACTURING THE SAME

專利類型

發明

專利國別 (專利申請國家)

美國

專利申請案號

13/484,865

專利證號

US 8,957,498 B2

專利獲證名稱

晶片電感結構及其製造方法ON-CHIP ELECTRONIC DEVICE AND METHOD FOR MANUFACTURING THE SAME

專利所屬機關 (申請機關)

國立交通大學

獲證日期

2015/02/17

技術說明

由於工業技術的發展，便利可攜式之個人無線通信系統晶片可進步被積體化以達高性能之所需。其中射頻積體電路（ RFIC ）晶片的微型化之製造技術的改進則尤為關注。特別是，晶片上的螺旋電感器佔據了巨大的晶片面積，進而使得造成尺寸微型化的限制，因此如何有效微縮電感尺寸一直是重要之研究課題。為了降低晶片面積，降低製造成本，鐵磁芯的電感器，以提高電感效應已經被廣為研究了好幾年。在以往的研究中，發現兩個主要問題，其分別為鐵磁材料上渦流損耗和鐵磁諧振，進而導致Q特性的劣化。為了減少晶片面積和加強Q特性在同一時間，本發明提供了一種新穎的方法來製作螺旋電感器，並提出在晶片上的電感器之下部製作一金屬氧化物 - 氧化鋁納米複合材料的磁心。向較先前所提以沉積多層的強磁性薄膜並圖案化的磁性層的方法，本發明可以提供一個簡單且低成本方式來解決上述兩個問題，通過沉積鐵磁性的金屬氧化物材料在自組織AAO模板。由於非導電性的金屬氧化物，也可以減小電感器的固有電容而有較高的自諧振頻率的Q值，可以進一步提高產生的渦流損耗減少。此外，由於本發明的CMOS兼容和簡單的製程技術步驟的優點，可以使其容易的執行與量產，降低製造成本。因此，本發明提供了一種簡單實用的方法來輕鬆解決問題。本發明將有效解覺消費型RFIC晶片中螺旋電感必須佔據巨大面積之問題。 The miniaturization of the Radio Frequency Integrated Circuit chip should be completely investigated by the improvement of process technology. In particular, the on-chip spiral inductors occupied huge CMOS chip area since the limitation of large feature size for proper inductance. In the previous research, two main issues, eddy current loss and ferromagnetic resonance, were found on ferromagnetic material to result in degradation of Q performance. In order to reduce chip area and strengthen Q performance at the same time, this invention provides a novel method to fabricate metal-AAO nanocomposite core underneath on-chip spiral inductor. This invention can provide a simple method to solve above two problems by means of deposition ferromagnetic metal oxide material in self-organized AAO template. Furthermore, since this invention has the advantage of CMOS compatible and simple process steps, it could be easy implementation with mass product to reduce manufacture cost.

備註

本部(收文號1080035227)同意該校108年6月4日交大研產學字第1081004865號函申請終止維護專利。

連絡單位 (專責單位/部門名稱)

智慧財產權中心

連絡電話

03-5738251

網址