用於記憶體為基礎之維特比解碼器的演算法Algorithm for a memory-based Viterbi decoder

專利類型

發明

專利國別 (專利申請國家)

美國

專利申請案號

10/653,054

專利證號

US 7,263,653 B2

專利獲證名稱

用於記憶體為基礎之維特比解碼器的演算法Algorithm for a memory-based Viterbi decoder

專利所屬機關 (申請機關)

國立交通大學

獲證日期

2007/08/28

技術說明

路徑回溯的方法非常適用於狀態數多與低功率消耗的的維特比解碼器 架構。但是隨著更高解碼速度的要求，整個記憶體所需要的頻寬相對的變大， 造成記憶體存取的的功率消耗相對增加。利用回溯路徑的相依性質可以發現前 後兩個回溯路徑隨著越低的資料錯誤率會有更高相似度。在實際的應用場合， 輸入資料的位元錯誤率約在0.01左右，此時95%的前後回溯路徑是相同的。因此 我們提出一個新的架構將前一次的回溯路徑存到暫存器，當目前的回溯路徑 與前一次相同時就可以停止記憶體讀取的動作。如此可以大幅降低讀取記憶體 所消耗的功率。此外在回溯路徑之前可以利用最小的路徑權值與路徑必為連續 的特點來作路徑預測的動作。利用路徑匹配與路徑預測機制可以省去75%的記憶 體讀取次數。

備註

本部(收文號1040087827)同意該校104年12月10日交大研產學字第1041013203號函申請終止維護專利

連絡單位 (專責單位/部門名稱)

智慧財產權中心

連絡電話

03-5738251

網址