注入鎖相迴路

專利類型

發明

專利國別 (專利申請國家)

中華民國

專利申請案號

104111079

專利證號

I 538411

專利獲證名稱

注入鎖相迴路

專利所屬機關 (申請機關)

國立臺灣大學

獲證日期

2016/06/11

技術說明

傳統的次諧波注入鎖相迴路使用二階被動迴路濾波器，二階迴路濾波器由一個小電容並聯上串聯的一個電阻與一個大電容。由系統的穩定度可知，為了有好的相位邊限，需要在迴路濾波器使用很大的電容，但是大電容需要耗費很大的面積，這不適合在次微米CMOS製程下實現。次諧波注入鎖相迴路採用注入脈波來降低相位雜訊。本質上，注入的行為等效上是雙路徑鎖相迴路的正比路徑。藉由適當調整正比路徑的增益，在積分路徑就只需要一個小電容。此專利展示一個雙迴路高面積效率以及無除頻器的諧波注入鎖相迴路。 A conventional phase-locked loop (PLL) with a second-order passive loop filter is usually used in a sub-harmonically injection-locked PLL (SIPLL). The second-order passive loop filter is composed of a small capacitor parallel with a series of a resistor and a large capacitor. To consider the stability issue, the large capacitor in the loop filter is needed to have a good phase margin. It may not be suitable for nanometer CMOS processes due to this area-consuming capacitor. A SIPLL adopts an injection pulse to lower the phase noise. Actually, this injection is equivalent to the proportional path of a dual-path PLL. By properly scaling the gain of the proportional path, only a small capacitor is required in the integral path for a dual-path PLL. Thus, this patent demonstrates the dual-path area-efficient divider-less SIPLL.

備註

本會(收文號1110071255)同意該校111年11月17日校研發字第1110090084號函申請終止維護專利(國立臺灣大學)

連絡單位 (專責單位/部門名稱)

產學合作總中心

連絡電話

33669945

網址