一種電路之節點增加與移除之方法Method for Node Addition and Removal of a Circuit

專利類型

發明

專利國別 (專利申請國家)

中華民國

專利申請案號

099137682

專利證號

I 467406

專利獲證名稱

一種電路之節點增加與移除之方法Method for Node Addition and Removal of a Circuit

專利所屬機關 (申請機關)

國立清華大學

獲證日期

2015/01/01

技術說明

本發明係揭露一種快速偵測節點合併並簡化電路之方 法， 其包含下列步驟： (a)提供一電路， 包含複數個節點； (b)選定一目標節點，利用處理單元計算目標節點分別於永 駐0 型錯誤及永駐1 型錯誤之必要性分配；(c)藉由目標節 點之永駐0 型錯誤及永駐1 型錯誤之必要性分配以偵測一 增加取代節點；(d)以最靠近輸入端的增加取代節點取代所 述目標節點；及(e)重複步驟(b)~(d)以將電路中之可移除目 標節點移除以簡化電路之結構。 The present invention discloses a method for node addition and removal of a circuit. The steps of the method include: (a) providing a circuit with a plurality of nodes;(b) selecting a target node for computing mandatory assignments (MAs) of stuck-at 0 and stuck-at 1 fault tests on the target node, respectively, by a processing unit;(c) finding an added substitute node by utilizing the MAs of stuck-at 0 and stuck-at 1 fault tests of the target node by the processing unit; and(d) replacing the target node by using the added substitute node closest to primary inputs; and (e) the steps (b)~(d) are repeated for removing the replaceable nodes and simplifying the circuit.

備註

連絡單位 (專責單位/部門名稱)

智財技轉組

連絡電話

03-5715131-62219

網址