分時多工電路

專利類型

發明

專利國別 (專利申請國家)

中華民國

專利申請案號

098139708

專利證號

I 420850

專利獲證名稱

分時多工電路

專利所屬機關 (申請機關)

義守大學

獲證日期

2013/12/21

技術說明

本發明之主要目的，在提供一種降低的通訊成本之TDM系統與乙太網路之間的轉換電路。傳統的電信網路由於是TDM的系統提供像T1, E1, T3等專有電信線路, 由於TDM系統有良好的時序同步, 因此它所提供的線路品質相對於網際網路所提供的線路為佳。由於網際網路的頻寬隨著寬頻技術的提升而增加, 且由於網際網路的頻寬價格比TDM線路便宜, 因此提出本技術的發明案。在TDM系統與乙太網路之間的轉換電路是以FPGA的方式實現，藉由監控抖動緩衝器(jitter buffer)的填充情況，動態地調整其時脈的操作頻率，相較於傳統電信網路需要花費昂貴的通訊成本，本發明應用於乙太網路中可改善此問題，因此具有產業上利用性。

備註

本部(收文號1060025530)同意該校106年4月17日義大產字第1060004923號函申請終止維護專利

連絡單位 (專責單位/部門名稱)

產學智財營運總中心產學合作與專利技轉中心

連絡電話

07-6577711ext2683

網址