發明
中華民國
095148384
I 343521
記憶裝置及其迴圈緩衝器
國立交通大學
2011/06/11
本發明係揭露一種記憶裝置及其迴圈緩衝器(loop buffer)。在一實施例中,此迴圈緩衝器包含一緩衝記憶 體單元及一個小型的記憶體,緩衝記憶體單元可儲存最內層迴圈指令(innermost loop instruction),而 小型的記憶體記錄此緩衝記憶體單元內之指令之追跡資料(track)。藉此,此迴圈緩衝器可儲存包含向前分 支(forward branch)及函式(subroutine)之迴圈指令,以進一部減少指令提取之耗能。
本部(收文號1060016225)同意該校106年3月7日交大研產學字第1061002219號函申請終止維護專利
智慧財產權中心
03-5738251
版權所有 © 國家科學及技術委員會 National Science and Technology Council All Rights Reserved.
建議使用IE 11或以上版本瀏覽器,最佳瀏覽解析度為1024x768以上|政府網站資料開放宣告
主辦單位:國家科學及技術委員會 執行單位:台灣經濟研究院 網站維護:台灣經濟研究院