Earle閂鎖電路及其設計方法

專利類型

發明

專利國別 (專利申請國家)

美國

專利申請案號

10/650,368

專利證號

6,791,387B1

專利獲證名稱

Earle閂鎖電路及其設計方法

專利所屬機關 (申請機關)

國立清華大學

獲證日期

2004/09/14

技術說明

一種Earle閂鎖電路及其設計方法，該Earle閂鎖電 路包括一具有至少 一資料輸入之布林邏輯電路，並根據一時脈輸入、 一反相時脈輸入及 其閂鎖輸出控制該資料輸入以決定該閂鎖輸出;本 方法令該閂鎖輸出與 該時脈輸入經一第一或閘運算產生一第一和項，再 令該第一和項與該 資料輸入經由第一及閘運算產生一第一積項，並令 該閂鎖輸出與該反 相時脈輸入經一第二及閘運算產生一第二積項後， 令該第一積項與該 第二積項經一第二或閘運算產生該閂鎖輸出。藉 此，可避免該布林邏 輯電路被重複複製，而達到減少總面積、消耗功率 和延遲時間等功 效。

備註

連絡單位 (專責單位/部門名稱)

智財技轉組

連絡電話

03-5715131-62219

網址