發明
中華民國
101103433
I 475563
單端靜態隨機存取記憶體
國立交通大學
2015/03/01
具有資料感知交叉點寫入操作及串接讀取緩衝器的靜態隨機記靜體元件使用在低功率及低電壓操作。這個元件的特色在於共享一個footer的元件來控制給cell pass-gate (Write)電晶體和讀取緩衝器的虛接地(VGND)。以列為基準(Row-Based)的虛接地控制和以行為基準(Column-Based)的資料感知(Date-Aware)寫入字線(Write Word Line)形成一個交叉點(Cross-point)寫入的架構,如此可以消除寫入半選擇干擾(Write Half-Select disturb),使運用在交錯位元(Bit-Interleaving)的架構可以方便的去實現。 The SRAM cell with data-aware cross-point Write operation and series connected Read buffer is for low power and low voltage operation. The cell features a shared footer device to control the VGND for cell pass-gate (Write) transistors and the Read buffer. The row-based VGND control and the column-based data-aware Write Word-Line form a cross-point Write structure, thus eliminating Write Half-Select Disturb to facilitate bit-interleaving architecture.
本部(收文號1100065219)同意該校110年10月27日陽明交大研產學字第1100036963號函申請終止維護專利(陽明交大)
智慧財產權中心
03-5738251
版權所有 © 國家科學及技術委員會 National Science and Technology Council All Rights Reserved.
建議使用IE 11或以上版本瀏覽器,最佳瀏覽解析度為1024x768以上|政府網站資料開放宣告
主辦單位:國家科學及技術委員會 執行單位:台灣經濟研究院 網站維護:台灣經濟研究院