靜態隨機存取記憶體之自適應性資料保持電壓調節系統ADAPTIVE DATA-RETENTION-VOLTAGE REGULATING SYSTEM FOR STATIC RANDOM ACCESS MEMORY

專利類型

發明

專利國別 (專利申請國家)

中華民國

專利申請案號

102134995

專利證號

I 498892

專利獲證名稱

靜態隨機存取記憶體之自適應性資料保持電壓調節系統ADAPTIVE DATA-RETENTION-VOLTAGE REGULATING SYSTEM FOR STATIC RANDOM ACCESS MEMORY

專利所屬機關 (申請機關)

國立成功大學

獲證日期

2015/09/01

技術說明

本技術主要前瞻創新設計技術為基於不使用電壓轉換器的設計方式，根據PVT(Process Voltage Temperature, PVT)變異動態調整資料保持電壓(Data Retention Voltage, DRV)至對應的大小，除此之外，也支援DRV達到次臨界電壓區域的操作，進而積極地降低靜態隨機存取記憶體(SRAM)在等待模式(Standby mode)的漏電流功耗。傳統上，為了保持資料不流失會讓供應電壓維持在最差情況的電壓，也就是能夠承受所有PVT變異的電壓，然而，動態調整資料保持電壓最大的好處，在於能夠根據不同的情況，調整供應電壓的大小，使得有較大的漏電流功率消耗降低。另外，相較於傳統的方法都視電壓轉換器為理想，並無考量其在系統上額外的功率消耗以及轉換的時間。而本晶片為不使用電壓轉換器，故以系統上的考量而言，能夠大幅降低操作所需的成本付出。本設計技術主要是使用電源關閉(power gating)技巧來達到降低供應電壓的目的，而為了能夠保持資料不流失，而需要加入所設計的閉迴路動態調整機制。除此之外，本技術的操作可以支援資料保持電壓(DRV)低至臨界電壓區域(subthreshold region)。最主要是利用了”動態偏壓”機制，藉由與SRAM cell相同的漏電流感應器(leakage sensor)來監控PVT變異對漏電流的影響，並將此結果轉換成一偏壓，傳給變異監控電路，使之能動態調整變異監控電路的反應速度，達到不造成資料損失的情況下，完成閉迴路的動態調整機制。 To decrease the leakage power consumption, scaling supply voltage to data retention voltage (DRV) is a promising approach to obtain the maximum reduction. Conventionally, designers have to only scale the supply voltage to a much higher data retention voltage which can accommodate all design uncertainties. The worst case type approach will limited the probability of maximizing the leakage power reduction. Therefore, adaptively tuning the data retention voltage by monitoring the PVT variation trends becomes an indispensable approach to reduce the standby leakage power consumption. Converting voltages by DC-DC converters consume power overhead that maybe conflict with the benefit of the leakage power savings. To reduce the cost (power, area and delay) overhead, our works use the concept of the power gating technique and the adaptive design approach to form a PVT variation aware feedback loop.

備註

本部(收文號1080026227)同意該校108年4月26日成大研總字第1081103516號函申請終止維護專利

連絡單位 (專責單位/部門名稱)

企業關係與技轉中心

連絡電話

06-2360524

網址