測試向量產生器之設計方法、電腦程式產品及相關晶片THE DESIGN METHOD OF TEST VECTOR GENERATORS, COMPUTER PROGRAM PRODUCTS AND RELATED CHIPS

專利類型

發明

專利國別 (專利申請國家)

中華民國

專利申請案號

100140951

專利證號

I 435097

專利獲證名稱

測試向量產生器之設計方法、電腦程式產品及相關晶片THE DESIGN METHOD OF TEST VECTOR GENERATORS, COMPUTER PROGRAM PRODUCTS AND RELATED CHIPS

專利所屬機關 (申請機關)

正修學校財團法人正修科技大學

獲證日期

2014/04/21

技術說明

為了縮短電子產品上市時間(time-to-market)，具有高度整合功能的系統晶片(system-on-chip，SOC) 技術可以在最短時間內將功能複雜的產品如數位相機控制晶片等整合於單一晶片上以滿足市場需求，因此系統晶片技術廣受歡迎。 隨著SOC設計技術的進步，使得test data volume與test time隨之迅速增加，使得SOC測試面臨巨大的挑戰。工業界廣泛地使用掃描式設計(scan-based design)以提升測試品質(test quality)。然而在大型電路設計中由於會增加測試資料量(test data volume)以致於增加了測試時間與測試機台上的記憶體與測試通道(test channel)的需求量，因此會提升測試成本(test cost)。因此為節省測試機台成本，在SOC Testing上進行test data compression有其必要性。 本研究計畫的主要目的在於進行以LFSR 為基礎之系統晶片測試壓縮技術之測試向量產生器自動化設計，預期此一技術具有減少測試資料量(test data volume) 與節省測試時間(test time) 等優點。我們將首先將以【相容群組 (compatible group)】為基礎，依據test vector與scan chain的相對關係，將單一scan chain 轉換成掃描樹(scan tree) 以節省test application time，其次以scan chain reordering的觀念為基礎將scan tree的compatible group依據LFSR的特性加以調動位置，如此對於任何的scan tree 與test vector 都可以設計出一個適當的LFSR 來作為test pattern generator以節省test data volume。

備註

連絡單位 (專責單位/部門名稱)

新創及技轉中心

連絡電話

(07)7358800#1197

網址