在電路中的時脈樹與其合成方法及操作方法CLOCK TREE IN CIRCUIT AND OPERATION METHOD THEREOF

專利類型

發明

專利國別 (專利申請國家)

美國

專利申請案號

14/509,055

專利證號

US 9,477,258 B2

專利獲證名稱

在電路中的時脈樹與其合成方法及操作方法CLOCK TREE IN CIRCUIT AND OPERATION METHOD THEREOF

專利所屬機關 (申請機關)

中原大學

獲證日期

2016/10/25

技術說明

一種在電路中時脈樹與其合成方法及操作方法。時脈樹包括至少二子時脈樹、至少二電源模式感知緩衝器以及一電源模式控制電路。所述至少二電源模式感知緩衝器分別延遲一系統時脈後做為工作時脈，以分別提供所述工作時脈給該些子時脈樹。電源模式控制電路分別提供至少二第一電源資訊給至少二功能模組，以分別決定所述功能模組的電源模式。電源模式控制電路分別提供至少二第二電源資訊給所述至少二電源模式感知緩衝器，以分別決定所述電源模式感知緩衝器的延遲時間。 A clock tree in a circuit, a synthesis method thereof and an operation method thereof are provided. The clock tree includes at least two sub clock trees, at least two voltage-controllable power-mode-aware (PMA) buffers and a power-mode control circuit. The PMA buffers delay a system clock to serve as the work clock, and provide respectively the work clock to the sub clock trees. The power-mode control circuit provides at least two first power information to at least two function modules respectively, wherein a power mode of each of the function modules is determined according to the first power information respectively. The power-mode control circuit provides at least two second power information to the PMA buffers respectively, wherein a delay time of each of the PMA buffers is determined according to the second power information respectively.

備註

本會(收文號1120037711)同意該校112年6月19日原產字第1120002194號函申請終止維護專利(中原大學)

連絡單位 (專責單位/部門名稱)

產學合作暨專利技轉中心

連絡電話

(03)2651830

網址