發明
美國
10/973,264
US 7,098,511 B2
靜電放電防護電路ESD protection circuit
國立交通大學
2006/08/29
一種靜電放電防護電路,應用於具有省電模式功能之積體電路上,當應用本發明之積體電路進 入省電模式時,本發明可以防止漏電流的發生,並可防止正電壓由輸出或輸入銲墊向VDD電源 線充電,以避免積體電路產生運作錯誤之問題,且本發明之VDD電源線至VSS電源線間以及ESD 匯流線至VSS電源線間,分別設有一ESD箝制電路,藉此達到全積體電路靜電防護之目的。
本部(收文號1040087827)同意該校104年12月10日交大研產學字第1041013203號函申請終止維護專利
智慧財產權中心
03-5738251
版權所有 © 國家科學及技術委員會 National Science and Technology Council All Rights Reserved.
建議使用IE 11或以上版本瀏覽器,最佳瀏覽解析度為1024x768以上|政府網站資料開放宣告
主辦單位:國家科學及技術委員會 執行單位:台灣經濟研究院 網站維護:台灣經濟研究院